對(duì)于目前電路板級(jí)的電源系統(tǒng)，我們一般將其稱為一個(gè)電源傳輸/分配系統(tǒng) (PDS)，并且可將此系統(tǒng)分為電源端(VRM) 和用電芯片端 (Sink)兩部分。對(duì)于電源的AC特性，我們常常會(huì)想到電源紋波，有時(shí)也會(huì)稱為電源噪聲，噪聲與紋波往往會(huì)被大家混為一談，其實(shí)噪聲和紋波是有區(qū)別的。

　　電源紋波指標(biāo)是開關(guān)電源模塊或者 DC/DC 的一項(xiàng)很重要的參數(shù)。

　　電源紋波可以理解為電源模塊包括 VRM輸出電壓波動(dòng)，和復(fù)雜的供電網(wǎng)絡(luò)無關(guān)，或者說是電源輸出的源端的電壓的波動(dòng)。電源噪聲則是指電源模塊工作在實(shí)際產(chǎn)品系統(tǒng)中，經(jīng)過供電分布網(wǎng)絡(luò)將電源能量輸送到芯片管腳處，在芯片管腳處的電壓的波動(dòng)，或者簡單說是電源輸出的末端的電壓的波動(dòng)。

　　電源噪聲從輸出端經(jīng)過供電網(wǎng)路 (PDN) 傳輸后到芯片管腳除了電源本身的紋波之外可能增加或者耦合進(jìn)了其它電路部件的干擾比如時(shí)鐘的串?dāng)_，以及電路本身工作過程中帶來的其他噪聲，典型的比如DDR 總線工作時(shí)的 SSN 噪聲 ( Simultaneous Switching Noise ) 或者地彈 ( Ground Bounce ) 等。

　　通常電源紋波頻率由 MOSFET切換頻率決定，在幾百 KHz 到MHz 級(jí)別，時(shí)鐘串?dāng)_帶來的電源噪聲頻率則在幾十 MHz 到百M(fèi)Hz 左右，而 SSN噪聲則與總線或者信號(hào)傳輸?shù)那袚Q頻率有關(guān)，最高可能達(dá) GHz 級(jí)別，比如 DDR4總線切換頻率可能達(dá)2GHz左右。因此可見電源紋波通常在低頻段，而電源噪聲則要考慮到更高頻段。

　　干凈的電源是數(shù)字電路穩(wěn)定工作的前提，為確保電源供應(yīng)的質(zhì)量，必須對(duì)電源的紋波和噪聲進(jìn)行測量。

　　傳統(tǒng)上，工程師通常只是對(duì)電源紋波進(jìn)行測量而忽視電源噪聲的測量。而隨著近幾年電路集成規(guī)模和信號(hào)頻率的日益提高以及對(duì)低功耗的追逐，導(dǎo)致信號(hào)環(huán)境日趨復(fù)雜，同時(shí)信號(hào)幅度和電源供電幅度均大幅下降，相應(yīng)地對(duì)電源紋波和噪聲的要求日益提高。

　　以 DDR4 規(guī)范 JESD79-4A 為例，VDDQ_DC 值僅為 1.2V，而 DQVref 相關(guān)參數(shù)值均有嚴(yán)格的范圍：

　　表 1. DDR4 標(biāo)準(zhǔn)中 DQ 內(nèi)部 Vref 規(guī)范表

　　事實(shí)上，近年來隨著高速串行信號(hào)速率發(fā)展到幾十個(gè) Gbps，電源完整性的重要性正在日益凸顯。電源紋波和噪聲的干擾是影響高速數(shù)字串行總線傳輸質(zhì)量的主要因素之一，電源紋波和噪聲的測試是電源完整性的一個(gè)重要方面。

　　電源紋波和噪聲測試工具的挑戰(zhàn)和方案

　　面對(duì)如今嚴(yán)峻的電源紋波和噪聲測試挑戰(zhàn)，又該如何應(yīng)對(duì)?

　　工欲善其事，必先利其器。為了測試到 2GHz 左右的電源噪聲首先您必須有一臺(tái)帶寬達(dá) 2GHz 的高精度低噪聲示波器和探頭組合，其次您還需要掌握一定的測試技巧。

　　為什么示波器的本底噪聲在當(dāng)下的高精源度的電紋波和噪聲測試中如此重要呢?

　　探頭和示波器前端噪聲引入的測量誤差

　　如上圖所示，被測信號(hào)在耦合探頭和示波器前端的噪聲后最終在示波器上顯示的波形也許與原始形狀發(fā)生很大的變化，也就是說由于測量系統(tǒng)的原因帶來很大的測試誤差。如果發(fā)生這種情況，顯然測量工作反而會(huì)帶來嚴(yán)重的誤導(dǎo)!

　　另外進(jìn)行電源紋波和噪聲測試推薦采用衰減比為 1:1 的示波器探頭，因?yàn)?1:1 衰減比的探頭對(duì)信號(hào)沒有衰減那么在示波器里也不會(huì)再進(jìn)行放大，因此不會(huì)放大示波器前端的本底噪聲。如下圖示，采用最常見的 10:1 衰減探頭信號(hào)噪聲明顯偏大，另外如果示波器本身的垂直刻度最小可設(shè)置為 1mV/Div，那么采用 10:1 探頭則垂直刻度會(huì)自動(dòng)設(shè)置為 10mV/Div，如果想測試 10mV 級(jí)別的紋波或噪聲顯然精度是無法保證的，而采用 1:1 探頭時(shí)垂直刻度則依然可以最小設(shè)置到 1mV/Div。

　　10:1 與 1:1 探頭的差異

　　下面是關(guān)于一個(gè)電源噪聲分析的案例：

　　現(xiàn)象：在電路中，在IC的電源引腳處經(jīng)常會(huì)使用磁珠與板卡上面的其他電源隔離，還能達(dá)到抑制高頻噪聲，減小電源紋波的目的;但有的電路里面的電源器件串接磁珠反而會(huì)增加電源紋波，即出現(xiàn)電源后端的噪聲明顯要大于磁珠前段的噪聲。

　　理想模型分析：

　　在高頻段，阻抗由電阻成分構(gòu)成，隨著頻率升高，磁芯的磁導(dǎo)率降低，導(dǎo)致電感的電感量減小，感抗成分減小 但是，這時(shí)磁芯的損耗增加，電阻成分增加，導(dǎo)致總的阻抗增加，當(dāng)高頻信號(hào)通過鐵氧體時(shí)，電磁干擾被吸收并轉(zhuǎn)換成熱能的形式耗散掉。

　　一般磁珠的參數(shù)會(huì)標(biāo)稱高頻的電阻值，但往往大家只關(guān)注這個(gè)參數(shù)，而忽略其低頻的電感值。

　　所以，這個(gè)電路中，我們理想的模型是一個(gè)RC濾波電路：

　　我們希望我們的濾波電路，能夠把高頻部分濾掉。

　　假設(shè)我們有一個(gè)標(biāo)稱100歐姆的磁珠，就表示這個(gè)磁珠在100MHz時(shí)的電阻為100歐，在直流時(shí)為0歐，所以可以建立以下是用于快速理解的磁珠模型：

　　可見，在直流時(shí)，L將R短路，因此磁珠就表現(xiàn)為0歐。而當(dāng)高頻的噪聲通過時(shí)，L近似為無窮大，因此磁珠就表現(xiàn)為一個(gè)100歐的電阻。但是從實(shí)際測試的效果來看，并不是如我們所愿。

　　實(shí)際模型分析：

　　鐵氧體可以等效為一個(gè)電感與電阻并聯(lián)，在低頻與高頻時(shí)分別呈現(xiàn)不同的特性。

　　磁珠在低頻段，阻抗由電感的感抗構(gòu)成，低頻時(shí)R很小，磁芯的磁導(dǎo)率較高，因此電感量較大，L起主要作用，電磁干擾被反射而受到抑制，并且這時(shí)磁芯的損耗較小，整個(gè)器件是一個(gè)低損耗、高Q特性的電感，這種電感容易造成諧振因此在低頻段，有時(shí)可能出現(xiàn)使用鐵氧體磁珠后干擾增強(qiáng)的現(xiàn)象。

　　如果我們的負(fù)載又比較小的時(shí)候，整個(gè)電路就是一個(gè)LC電路。下圖為磁珠的阻抗曲線。

　　如果我們選擇的電容，和磁珠正好是以下這種情況。并且開關(guān)電源的開關(guān)頻率又在諧振頻率附近。那么就出現(xiàn)了“諧振”，也就是輸入信號(hào)，在這個(gè)頻點(diǎn)被放大。

　　那么我們就需要把這個(gè)諧振點(diǎn)降低頻率，遠(yuǎn)離開關(guān)頻率。讓電源紋波在這個(gè)濾波電路的衰減區(qū)。這就需要增加電容的容值。

　　有的朋友經(jīng)過計(jì)算，覺得自己的電路諧振點(diǎn)應(yīng)該是小于開關(guān)頻率的，但是實(shí)際測試，還是比預(yù)想的頻率要大。這是為什么呢?

　　直流電壓值變大了，電容值變小(耐壓范圍以內(nèi))

　　在給出的多種電容類型中，最常用的是X5R、X7R。所有的型號(hào)在環(huán)境條件變化時(shí)都會(huì)出現(xiàn)電容值變化。尤其Y5V在整個(gè)環(huán)境條件區(qū)間內(nèi)，會(huì)表現(xiàn)出極大的電容量變化。

　　當(dāng)電容公司開發(fā)產(chǎn)品時(shí)，他們會(huì)通過選擇材料的特性，使電容能夠在規(guī)定的溫度區(qū)間，工作在確定的變化范圍內(nèi)。

　　當(dāng)我們?cè)陔娙輧啥思由想妷簳r(shí)，我們發(fā)現(xiàn)電壓就會(huì)導(dǎo)致電容值的變化(在耐壓范圍以內(nèi))。電容隨著設(shè)置條件的變化量是如此之大。我選擇的是一只工作在12V偏壓下的耐壓16V電容。數(shù)據(jù)表顯示，4.7-μF電容在這些條件下通常只提供1.5μF的容量。

　　我們可以看到，不同的型號(hào)，不同的耐壓，不同的封裝的電容，隨著電壓上升的下降趨勢。